# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-88172

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.<sup>6</sup>

H03M 1/14

識別記号

FΙ

H 0 3 M<sup>---</sup>1/14 --

## 審査請求 未請求 請求項の数8 OL (全 9 頁)


(21)出願番号	特顏平9-239810	(71)出願人	000001889 三洋電機株式会社	
(22)出顧日	平成9年(1997)9月4日		大阪府守口市京阪本通2丁目5番5号	
	, , , , , , , , , , , , , , , , , , , ,	(72)発明者		
			大阪府守口市京阪本通2丁目5番5号	Ξ
			洋電機株式会社内	
		(72)発明者	谷 邦之	
			大阪府守口市京阪本通2丁目5番5号	Ξ
			洋電機株式会社内	
		(74)代理人	弁理士 福島 祥人	
		1		

#### (54) 【発明の名称】 アナログーデジタル変換回路

## (57)【要約】

【課題】 高い変換精度を保ちつつ変換速度が高速化さ れたアナログーデジタル変換回路を提供することであ

【解決手段】 多段パイプライン構成を有するアナログ - デジタル変換回路 1 において、各段の回路 3~5 に複 数段の演算増幅器11a, 13または11, 13が設け られる。各段の回路3~5において、前段の回路から出 力されるアナログ入力信号は、前段側の演算増幅器11 a、11に与えられるとともに、サブA/Dコンパータ 9に与えられる。サブA/Dコンパータ9のA/D変換 結果は、D/Aコンバータ10に与えられる。減算回路 12は、前段側の演算増幅器11a, 11の出力とD/ Aコンバータ10のD/A変換結果とを減算する。後段 側の演算増幅器13は、減算回路12の出力を増幅し、 次段の回路に与える。



1

#### 【特許請求の範囲】

【請求項1】 複数段の回路からなる構成を有し、各段の回路はアナログーデジタル変換器、デジタルーアナログ変換器、減算回路および複数段に設けられた演算増幅器を含むことを特徴とするアナログーデジタル変換回路。

【請求項2】 複数段の回路からなる多段パイプライン 構成を有し、各段の回路はアナログーデジタル変換器、 デジタルーアナログ変換器、減算回路および複数段に設 けられた演算増幅器を含むことを特徴とするアナログー 10 デジタル変換回路。

【請求項3】 少なくとも2段目以降の回路内の前記複数段に設けられた演算増幅器の各段の利得がそれぞれ1を越えるように設定されたことを特徴とする請求項1または2記載のアナログーデジタル変換回路。

【請求項4】 各段の回路内の複数段の演算増幅器のうち前段側の演算増幅器の出力が同じ段の回路内の減算回路に与えられ、後段側の演算増幅器の出力が次段の回路内のアナログーデジタル変換器および演算増幅器に与えられるととを特徴とする請求項1、2または3記載のア 20ナログーデジタル変換器。

(請求項5) 複数段の回路からなる多段パイプライン 構成を有し、

最終段の回路を除く各段の回路は、

前段の回路から与えられるアナログ信号をデジタル信号 に変換するアナログーデジタル変換器と、

前段の回路から与えられる前記アナログ信号を増幅する 少なくとも1段の第1の演算増幅器と、

前記アナログーデジタル変換器から出力されるデジタル 信号をアナログ信号に変換するデジタルーアナログ変換 30 器と、

前記第1の演算増幅器から出力されるアナログ信号と前 記デジタル-アナログ変換器から出力されるアナログ信 号との減算を行う減算回路と、

前記減算回路から出力されるアナログ信号を増幅する少なくとも1段の第2の演算増幅器とを含むことを特徴とするアナログーデジタル変換回路。

【請求項6】 初段の回路内の前記第1の演算増幅器の 利得は1以上であることを特徴とする請求項5記載のア ナログーデジタル変換回路。

【請求項7】 前記最終段の回路は、前段の回路から与えられるアナログ信号をデジタル信号に変換するアナログーデジタル変換器を含むことを特徴とする請求項5または6記載のアナログーデジタル変換回路。

【請求項8】 初段の回路におけるビット構成が2段以降の回路におけるビット構成よりも2ビット以上大きく設定され、2段の回路から最終段の回路までのビット構成が均等分割されたことを特徴とする請求項3、4または5記載のアナログーデジタル変換回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多段バイブライン (ステップフラッシュ) 構成を有するアナログーデジタ ル変換回路に関する。

[0002]

【従来の技術】近年、ビデオ信号のデジタル処理技術の 進歩に伴い、ビデオ信号処理用のアナログーデジタル変 換回路(A/Dコンバータ)の需要が大きくなってい る。ビデオ信号処理用のアナログーデジタル変換回路に は高速変換動作が要求されるため、従来、2ステップフ ラッシュ(2ステップパラレル)方式が広く用いられて いた。

【0003】しかし、変換ビット数の増大に伴い、2ステップフラッシュ方式では十分な変換精度が得られなくなってきたため、多段パイプライン(ステップフラッシュ)構成を有するアナログーデジタル変換回路が開発された

【0004】図7は従来の多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図7のアナログーデジタル変換回路は、10ビット4段パイプライン構成を有する。

【0005】図7において、アナログーデジタル変換回路101は、サンブルホールド回路102、1段目の回路103、2段目の回路104、3段目の回路105、4段目の回路106、複数のラッチ回路107および出力回路108から構成されている。

【0006】1段目(初段)~3段目の回路103~105は、サブA/Dコンバータ109、D/Aコンバータ110、および差分増幅器111を備える。4段目(最終段)の回路106はサブA/Dコンバータ109のみを備える。

【0007】1段目の回路103は4ビット構成、2~4段目の回路104~106はそれぞれ2ビット構成である。1~3段目の回路103~105において、サブA/Dコンバータ109およびD/Aコンバータ110のビット数(ビット構成)は同じに設定されている。

【0008】次に、アナログーデジタル変換回路101の動作を説明する。サンプルホールド回路102は、アナログ入力信号Vinをサンプリングして一定時間保持する。サンブルホールド回路102から出力されたアナログ入力信号Vinは、1段目の回路103へ転送される。【0009】1段目の回路3において、サブA/Dコンバータ109はアナログ入力信号Vink対してA/D変換を行う。サブA/Dコンバータ109のA/D変換結果である上位4ビットのデジタル出力(2°,2°,2°,2°)は、D/Aコンバータ110へ転送されるとともに、4つのラッチ回路107を介して出力回路108へ転送される。差分増幅器111は、D/Aコンバータ110のD/A変換結果とアナログ入力信号Vinとの差分を増幅する。その差分増幅器111の出力は2段目

の回路104へ転送される。

【0010】2段目の回路104においては、1段目の 回路103の差分増幅器111の出力に対して、1段目 の回路103と同様の動作が行われる。また、3段目の 回路105においては、2段目の回路104の差分増幅 器111の出力に対して、1段目の回路103と同様の 動作が行われる。そして、2段目の回路104から中上 位2 ビットのデジタル出力(21,21)が得られ、3 段目の回路105から中下位2ピットのデジタル出力 (23, 22) が得られる。

3

【0011】4段目の回路106においては、3段目の 回路105の差分増幅器111の出力に対して、サブA /Dコンバータ109がA/D変換を行い、下位2ビッ トのデジタル出力(2<sup>1</sup>, 2<sup>0</sup>)が得られる。

【0012】1~4段目の回路103~106のデジタ ル出力は各ラッチ回路107を経て同時に出力回路10 8に到達する。すなわち、各ラッチ回路107は各回路 103~106のデジタル出力の同期をとるために設け **られている。** 

10ビットのデジタル出力Dout を必要な場合はデジタ ル補正処理後パラレル出力する。

【0014】 このように、アナログーデジタル変換回路 101においては、各段の回路103~105におい て、アナログ入力信号Vinまたは前段の回路103,1 04の差分増幅器111の出力と、その段の回路103 ~105のデジタル出力のD/A変換結果との差分が差 分増幅器111によって増幅される。

【0015】そのため、変換ビット数が増大してLSB する各コンパレータの分解能を実質的に向上させること が可能になり、十分な変換精度が得られる。

#### [0016]

【発明が解決しようとする課題】近年、電子機器の高速 化に伴ってアナログーデジタル変換器にも変換速度のさ らなる高速化が要求されている。上記の従来のアナログ デジタル変換回路において、変換速度をさらに高速化 するためには、差分増幅器111を構成する演算増幅器 のGB積(利得帯域幅積)を大きくする必要がある。し かしながら、演算増幅器のGB積の改良には限界があ る。したがって、アナログーデジタル変換回路の変換速 度をさらに髙速化することは困難となる。

【0017】本発明の目的は、高い変換精度を保ちつつ 変換速度が高速化されたアナログーデジタル変換回路を 提供することである。

#### [0018]

【課題を解決するための手段および発明の効果】

#### (1) 第1の発明

第1の発明に係るアナログーデジタル変換回路は、複数

デジタル変換器、デジタル-アナログ変換器、減算回路 および複数段に設けられた演算増幅器を含むものであ

【0019】本発明に係るアナログーデジタル変換回路 においては、各段の回路の演算増幅器が複数段に設けら れているので、1段当たりの演算増幅器のループ定数を - 低減することができ、かつ1段当たりの演算増幅器の負 -荷容量が低減する。それにより、各演算増幅器の限界動 作周波数が高くなる。その結果、各演算増幅器の性能を 10 向上させることなく、高い変換精度を保ちつつ、変換速 度を高速化することが可能となる。

#### 【0020】(2)第2の発明

第2の発明に係るアナログーデジタル変換回路は、複数 段の回路からなる多段パイプライン構成を有し、各段の 回路がアナログーデジタル変換器、デジタルーアナログ 変換器、減算回路および複数段に設けられた演算増幅器 を含むものである。

【0021】本発明に係るアナログーデジタル変換回路 においては、各段の回路の演算増幅器が複数段に設けら 【0013】出力回路108はアナログ入力信号Vinの 20 れているので、1段当たりの演算増幅器のループ定数を 低減することができ、かつ1段当たりの演算増幅器の負 荷容量が低減する。それにより、各演算増幅器の限界動 作周波数が高くなる。その結果、各演算増幅器の性能を 向上させることなく、高い変換精度を保ちつつ、変換速 度を高速化することが可能となる。

#### 【0022】(3)第3の発明

第3の発明に係るアナログーデジタル変換回路は、第1 または第2の発明に係るアナログーデジタル変換回路の 構成において、少なくとも2段目以降の回路内の複数段 が小さくなっても、サブA/Dコンバータ109を構成 30 に設けられた演算増幅器の各段の利得がそれぞれ1を越 えるように設定されたものである。

> 【0023】これにより、2段目以降の各段の回路の利 得を保ちつつ、1段当たりの演算増幅器の利得を小さく することが可能となる。

### 【0024】(4)第4の発明

第4の発明に係るアナログーデジタル変換回路は、第 1、第2または第3の発明に係るアナログーデジタル変 換回路の構成において、各段の回路内の複数段の演算増 幅器のうち前段側の演算増幅器の出力が同じ段の回路内 40 の減算回路に与えられ、後段側の演算増幅器の出力が次 段の回路内のアナログーデジタル変換器および演算増幅 器に与えられるものである。

【0025】この場合、各段の回路において前段側の演 算増幅器による増幅動作およびアナログーデジタル変換 器によるアナログーデジタル変換動作とを並行して行う ことが可能となる。それにより、各段の回路におけるア ナログーデジタル変換動作、デジタルーアナログ変換動 作および増幅動作を 1 クロック内で実現することが可能 となる。その結果、各段の回路内におけるアナログーデ 段の回路からなる構成を有し、各段の回路がアナログー 50 ジタル変換器によるアナログーデジタル変換動作および

デジタルーアナログ変換器によるデジタルーアナログ変 換動作のタイミングが緩和される。

#### 【0026】(5)第5の発明

第5の発明に係るアナログーデジタル変換回路は、複数 段の回路からなる多段パイプライン構成を有し、最終段 を除く各段の回路が、前段の回路から与えられるアナロ グ信号をデジタル信号に変換するアナログーデジタル変 換器と、前段の回路から与えられるアナログ信号を増幅 する少なくとも1つの第1の演算増幅器と、アナログー 信号に変換するデジタル-アナログ変換器と、第1の演 算増幅器から出力されるアナログ信号とデジタルーアナ ログ変換器から出力されるアナログ信号との減算を行う 減算回路と、減算回路から出力されるアナログ信号を増 幅する少なくとも1つの第2の演算増幅器とを含むもの である。

【0027】本発明に係るアナログーデジタル変換回路 においては、各段の回路が少なくとも1つの第1の演算 増幅器および少なくとも1つの第2の演算増幅器を含む ことができ、かつ1段当たりの演算増幅器の負荷容量が 低減する。それにより、各演算増幅器の限界動作周波数 が高くなる。その結果、各演算増幅器そのものの性能を 向上させることなく、高い変換精度を保ちつつ、変換動 作を髙速化することが可能となる。

【0028】また、各段の回路において、第1の演算増 幅器による増幅動作とアナログーデジタル変換器による アナログーデジタル変換動作とを並行して行うことが可 能となる。それにより、各段の回路におけるアナログー 増幅動作を1クロック内で実現することが可能となる。 その結果、各段の回路内におけるアナログーデジタル変 換器によるアナログーデジタル変換動作およびデジタル アナログ変換器におけるデジタルーアナログ変換動作 のタイミングが緩和される。

#### 【0029】(6)第6の発明

第6の発明に係るアナログーデジタル変換器は、第5の 発明に係るアナログーデジタル変換器の構成において、 初段の回路内の第1の演算増幅器の利得が1以上である ことを特徴とする。

【0030】初段の回路における第1の演算増幅器の利 得が1の場合には、第1の演算増幅器はサンプルホール ド動作を行う。また、初段の回路における第1の演算増 幅器の利得が1よりも大きい場合には、第1の演算増幅 器は増幅動作を行う。

### 【0031】(7)第7の発明

第7の発明に係るアナログーデジタル変換回路は、第5 または第6の発明に係るアナログーデジタル変換回路の 構成において、最終段の回路が、前段の回路から与えら デジタル変換器を含むものである。

【0032】この場合、最終段の回路のアナログーデジ タル変換器によりデジタル出力の下位ビットが得られ

#### 【0033】(8)第8の発明

第8の発明に係るアナログーデジタル変換回路は、第 5、第6または第7の発明に係るアナログーデジタル変 換回路の構成において、初段の回路におけるビット構成 が2段以降の回路におけるビット構成よりも2ビット以 デジタル変換器から出力されるデジタル信号をアナログ 10 上大きく設定され、2段から最終段の回路におけるビッ ト構成が均等分割されたものである。

> 【0034】これにより、より高い変換精度を保ちつ つ、変換動作を高速化することが可能となる。 [0035]

【発明の実施の形態】図1は本発明の一実施例における アナログーデジタル変換回路の構成を示すブロック図で ある。図1のアナログーデジタル変換回路1は、10ビ ット4段パイプライン構成を有する。

【0036】図1において、アナログーデジタル変換回 ので、1段当たりの演算増幅器のループ定数を低減する 20 路1は、サンブルホールド回路、1段目~4段目の回路 3~6、複数のラッチ回路7および出力回路8から構成 されている。

> 【0037】1段目(初段)の回路3は、サブA/Dコ ンバータ9、D/Aコンバータ10、演算増幅器11 a、減算回路12および演算増幅器13を備える。2段 目および3段目の回路4、5は、サブA/Dコンバータ 9、D/Aコンパータ10、演算増幅器11、減算回路 12および演算増幅器13を備える。

【0038】ただし、後述するように、1段目の回路3 デジタル変換動作、デジタル-アナログ変換動作および 30 内の演算増幅器 1 1 a は、利得 1 を有し、サンブルホー ルド回路として働く。1段目の回路3内の演算増幅器1 3および2段目および3段目の回路4,5内の演算増幅 器11,13の利得は2である。4段目(最終段)の回 路6は、サブA/Dコンバータ9のみを備える。

> 【0039】1段目の回路3は4ビット構成、2~4段 目の回路4~6はそれぞれ2ビット構成である。1~3 段目の回路3~5において、サブA/Dコンバータ9お よびD/Aコンバータ10のビット数(ビット構成)は 同じに設定されている。

【0040】次に、図1のアナログーデジタル変換回路 40 1の動作を説明する。サンプルホールド回路2は、アナ ログ入力信号Vinをサンプリングして一定時間保持す る。サンプルホールド回路2から出力されたアナログ入 力信号Vinは、1段目の回路3へ転送される。

【0041】1段目の回路3において、サブA/Dコン バータ9は、アナログ入力信号Vinに対してA/D変換 を行う。サブA/Dコンバータ9のA/D変換結果であ る上位4ビットのデジタル出力(2", 2", 2', 2 \* )は、D/Aコンパータ10へ転送されるとともに、

れるアナログ信号をデジタル信号に変換するアナログー 50 4つのラッチ回路7を介して出力回路8へ転送される。

D/Aコンバータ10は、サブA/Dコンバータ9のA /D変換結果である上位4ビットのデジタル出力をアナ ログ信号に変換する。

【0042】一方、演算増幅器11aは、アナログ入力 信号Vinをサンプリングして一定時間保持する。減算回 路12は、演算増幅器11aから出力されたアナログ入 力信号VinとD/Aコンパータ10のD/A変換結果と を減算する。演算増幅器13は、減算回路12の出力を 増幅する。演算増幅器13の出力は、2段目の回路4へ 転送される。

【0043】2段目の回路4においては、サブADコン バータ9が、1段目の回路3の演算増幅器13の出力に 対してA/D変換を行う。サブA/Dコンバータ9のA /D変換結果は、D/Aコンバータ10へ転送されると ともに、3つのラッチ回路7を介して出力回路8へ転送 される。これにより、2段目の回路4から中上位2ビッ トのデジタル出力(2', 2')が得られる。

【0044】一方、演算増幅器11は、1段目の回路3 の演算増幅器13の出力を増幅する。減算回路12は、 演算増幅器11の出力とD/Aコンバータ10のD/A 20 変換結果とを減算する。演算増幅器13は、減算回路1 2の出力を増幅する。演算増幅器13の出力は、3段目 の回路5へ転送される。

【0045】3段目の回路5においては、2段目の回路 3の演算増幅器13の出力に対して2段目の回路4と同 様の動作が行われる。それにより、3段目の回路5から 中下位2ビットのデジタル出力(21,21)が得られ

【0046】4段目の回路6においては、3段目の回路 5の演算増幅器13の出力に対してサブA/Dコンバー 30 タ9がA/D変換を行い、下位2ビットのデジタル出力 (21, 20) が得られる。

【0047】1段目~4段目の回路3~6のデジタル出 力は、各ラッチ回路7を経て同時に出力回路8に到達す る。すなわち、各ラッチ回路7は各回路3~6のデジタ ル出力の同期をとるために設けられている。

【0048】出力回路8は、アナログ入力信号Vinの1 Oビットのデジタル出力Dout を必要な場合はデジタル\*

 $f_{\text{sys}} = 1/2 \times f_{\text{loop}} = 1/2 \times 1/A i \times f_{\text{op}} \cdots (1)$ 

ことで、forは各演算増幅器のGB積(利得帯域幅積) 40 【0059】実施例のアナログーデジタル変換回路で 周波数であり、Aiは各演算増幅器のループ定数であ り、1/2は動作マージンである。

【0057】上式(1)から、アナログーデジタル変換 回路の限界動作周波数 fsvs を高くするためには、ルー プ定数Aiを小さくする必要がある。

【0058】比較例のアナログーデジタル変換回路にお いては、ループ定数Ai=4としている。この場合、限 界動作周波数fsvsを20MHzにするためには、演算 増幅器のGB積周波数f。が160MHz以上必要とな る。

\*補正処理後パラレル出力する。

【0049】次に、実施例のアナログーデジタル変換回 路における変換速度を比較例のアナログーデジタル変換 回路の変換速度と比較して説明する。実施例のアナログ - デジタル変換回路は図1の構成を有し、比較例のアナ ログーデジタル変換回路は図7の構成を有する。

【0050】図2は実施例のアナログーデジタル変換回 路の主要部の構成を示すブロック図、図3は図2のアナ ログーデジタル変換回路における動作タイミングを示す 波形図である。また、図4は比較例のアナログーデジタ ル変換回路の主要部の構成を示すブロック図、図5は図 4のアナログーデジタル変換回路における動作タイミン グを示す波形図である。

【0051】図2に示す実施例のアナログーデジタル変 換回路において、1段目の回路3内の演算増幅器11a ループ定数は1に設定され、演算増幅器13のループ定 数は2に設定され、2段目および3段目の回路4,5内 の演算増幅器11,13のループ定数は2に設定されて

【0052】また、1段目の回路3内のサブA/Dコン パータ9のビット数 (ビット構成) は4ビットであり、 2段目~4段目の回路4~6内のサブA/Dコンバータ 9のビット数 (ビット構成) は2ビットである。

【0053】図4に示す比較例のアナログーデジタル変 換回路において、1段目~3段目の回路103~105 内の減算回路112および演算増幅器113が図7の差 分増幅器111を構成する。1段目~3段目の回路10 3~105内の演算増幅器113のループ定数はそれぞ れ4に設定されている。

【0054】また、1段目の回路103内のサブA/D コンバータ109のビット数 (ビット構成) は4ビット であり、2段目~4段目の回路104~106内のサブ A/Dコンバータ109のビット数 (ビット構成) は2 ピットである。

【0055】多段パイプライン構成のアナログーデジタ ル変換回路の限界動作周波数fsvsは各演算増幅器のル ープ周波数floorを用いて次式のように決定される。 [0056]

は、各段の回路3~5に複数段の演算増幅器11a,1

3または11,13が設けられているので、回路1段当 たりの利得を変えずに演算増幅器11a,11,13の ループ定数Aiを下げることができる。

【0060】 ことでは、上記のように、1段目の回路3 内の演算増幅器11aのループ定数Aiを1とし、演算 増幅器13のループ定数Aiを2とし、2段目および3 段目の回路4.5内の演算増幅器11.13のループ定 数Aiを2としている。

【0061】また、一般に、同じ直流利得を得るために

9

は、演算増幅器の限界速度(GB積)は、次式のようになる。

【0062】GB積≒gm/CL

ことで、CLは負荷容量であり、gmは相互コンダクタンスである。上式から、相互コンダクタンスgmが一定であるとすると、演算増幅器の限界速度(GB積)は負荷容量CLに依存する。

【0063】図6に実施例および比較例のアナログーデジタル変換回路に用いられる演算増幅器の主要部の構成を示す。図6に示すように、演算増幅器200の反転入 10 力端子にコンデンサ201が接続され、かつ出力端子がコンデンサ202を介して反転入力端子に接続されている

【0064】コンデンサ201の容量値をKCとし、コンデンサ202の容量値をCとする。コンデンサ201の入力端に入力電圧変化V、が与えられた場合、出力電圧変化 $\Delta$ V。は次式のようになる。

[0065]

 $\Delta V_{o} = (KC/C) \cdot \Delta V_{1} = K \cdot \Delta V_{1}$ 

\* このように、演算増幅器の利得Kを大きくすると、入力 容量が大きくなる。すなわち、各段の演算増幅器の利得 Kを小さくすると、次段の演算増幅器の入力容量が小さ くなり、各段の演算増幅器の負荷容量が低減される。

10

【0066】実施例のアナログーデジタル変換回路においては、各演算増幅器11,13のループ定数Aiが比較例のアナログーデジタル変換回路における演算増幅器113の半分となっているので、各演算増幅器11a,11,13の負荷容量は2分の1となる。

【0067】 これにより、同一の性能を有する演算増幅器を用いた場合、演算増幅器11a, 11, 13の限界GB積周波数fopmax は320MHzとなる。したがって、ループ周波数fcopは160MHzとなり、限界動作周波数fsys は80MHzとなる。

【0068】表1に実施例および比較例のアナログーデジタル変換回路における速度性能を示す。

[0069]

【表1】

	負荷容量	f opmax	Αī	f LOOP	f sys
比較例	1	160MHz	4	4 OMHz	20 <b>M</b> z
実施例	0. 5	320MHz	2	160MHz	80MHz

\*

【0070】表1に示すように、実施例においては、限界動作周波数fsvs が80MHzとなり、比較例の20MHzの4倍となっている。したがって、実施例のアナログーデジタル変換回路では、比較例のアナログーデジタル変換回路の4倍の変換速度が得られる。

【0071】実施例のアナログーデジタル変換回路では、図3に示すように、80MHzのクロック信号CLKに同期して各動作が行われる。これに対して、比較例のアナログーデジタル変換回路では、図5に示すように、20MHzのクロック信号CLKに同期して各動作が行われる。

【0072】比較例のアナログーデジタル変換回路では、図5に破線で示すように、例えば2段目の回路104内において、サブA/Dコンバータ109によるA/D変換動作、D/Aコンバータ110によるD/A変換動作および演算増幅器113による増幅および保持動作40が1/2クロック内で実行される。

【0073】一方、実施例のアナログーデジタル変換回路においては、図3に破線で示すように、例えば2段目の回路4内において、サブA/Dコンバータ9によるA/D変換動作および演算増幅器11による増幅および保持動作が同じタイミングで行われ、D/Aコンバータ10によるD/A変換動作および演算増幅器13による増幅および保持動作が同じタイミングで行われる。

【0074】この場合、A/Dコンバータ9によるA/ D変換動作、D/Aコンバータ10によるD/A変換動 50

作および演算増幅器 1 1, 13 による増幅および保持動作が 1 クロック内で実行される。したがって、サブA/Dコンバータ9 むよび D/Aコンバータ 10 のタイミングが緩和される。

【0075】このように、本実施例のアナログーデシタル変換回路においては、各段の回路3~5内に2段の演算増幅器11a,13または11,13が設けられているので、各演算増幅器11a,11,13のループ定数を低減することができ、かつ各演算増幅器11a,11,13の負荷容量が低減される。その結果、各演算増幅器11a,11,13の性能を向上させることなく、変換速度を高速化することが可能となる。

【0076】また、初段の回路3におけるビット構成が4ビットに構成され、2段から最終段の回路4~6のビット構成が2ビットずつに均等分割され、4-2-2-2構成が採用されているので、高い変換精度が得られる(例えば特開平9-69776号公報参照)。

【0077】なお、上記実施例では、初段の回路3の演算増幅器11aの利得が1となっているが、演算増幅器11aの利得を他の演算増幅器11と同様に2としてもよい。

【0078】また、上記実施例では、各段の回路3~5 において、2段の演算増幅器11a,13または11,13が設けられているが、各段の回路に3段以上の演算増幅器を設けてもよい。

0 【図面の簡単な説明】

11

【図1】本発明の一実施例におけるアナログーデジタル 変換回路の構成を示すブロック図である。

【図2】実施例のアナログーデジタル変換回路の主要部の構成を示すブロック図である。

【図3】図2のアナログーデジタル変換回路における動作タイミングを示す波形図である。

【図4】比較例のアナログーデジタル変換回路の主要部の構成を示すブロック図である。

【図5】図4のアナログーデジタル変換回路における動作タイミングを示す波形図である。

【図6】実施例および比較例のアナログーデジタル変換\*

\*回路における演算増幅器の主要部の構成を示す回路図で ある

【図7】従来のアナログーデジタル変換回路の構成を示すブロック図である。

【符号の説明】

1 アナログーデジタル変換回路

3~6 1段目~4段目の回路

9 サブA/Dコンバータ


10 D/Aコンバータ

10 11, 11a, 13 演算增幅器


12 減算回路

【図1】


[図6]




【図2】




[図4]



[図3]



[図5]



[図7]

